报告题目：纳米尺度下容忍双点翻转的加固单元设计研究

 

报告人：黄正峰 副教授 合肥工业大学

时间：2017年12月5日14:00

地点：本部理工楼633室

 

摘要：集成电路工艺飞速发展, 电路内部节点对于高能粒子入射的敏感性急速增大, 锁存器中辐射效应引起的软错误急剧增多。研究表明, 进入纳米尺度后, 电荷共享导致的双点翻转已经成为影响可靠性的严重问题。提出了两种有效容忍双点翻转的加固单元结构：TMR-DNU和HLDRL。TMR-DNU锁存器使用具有过滤功能的C单元构成三模互锁结构，并在锁存器末端使用C单元实现对单粒子双点翻转的容忍。HSPICE仿真结果表明，相比于传统的三模冗余锁存器，TMR-DNU锁存器的功耗延迟积下降了58.93%；相比于容忍双点翻转的DNCS-SEU锁存器，TMR-DNU锁存器的功耗延迟积下降了41.56%。同时该锁存器具有较低的工艺偏差敏感性。HLDRL结构采用18个双输入的反相器，交叉互锁构成加固单元，可以有效容忍双点翻转，并且解决了输出端的高阻态问题。

 

报告人简介：黄正峰，男，副教授，硕士生导师。中国计算机学会高级会员，中国计算机学会容错计算专业委员会委员。2009 年获合肥工业大学计算机应用技术专业工学博士学位，研究方向包括嵌入式系统综合与测试，数字集成电路的硬件容错，星载SoC芯片的抗辐射加固。博士毕业后继续在合肥工业大学从事研究工作，2014~2015年在德国帕德博恩大学做访问学者。在IEEE Transactions on Very Large Scale Integration (VLSI) Systems、IEEE Transactions on Nuclear Science、Microelectronics Reliability、IEICE Transactions on Electronics、IEICE Electronics Express、Electronics Letters发表论文多篇。主持国家级、省部级科研项目多项。担任2014年度 European Test Symposium 2014（ETS 2014）组织委员会（Organizing Committee）委员，2016年第九届中国测试学术会议（CTC 2016）“容错芯片与电路”分会主席，2017年第十七届全国容错计算学术会议（CFTC 2017）宣传主席。